半導体

何が起きたのか OpenAIは2026年8月25日、Broadcomと共同開発した自社推論ASIC「Jalapeño」の最初の測定結果を公開しました。公式ページ「Jalapeño’s first results show industry-leading speed and efficiency in AI inference」によると、SemiAnalysisの公開ベンチマークInferenceXのnominal 8k/1k・single-token prediction（公式表記はSTP）条件で、ピーク時のkWあたりスループットは比較システムの1.5〜1.9倍、エンドツーエンドのレイテンシは1.7〜3.6倍でした（OpenAI 2026-08-25）。発表の場はスタンフォードで開かれたHot Chips 2026です（The Register 2026-08-25）。 ただし、この2つの範囲は同じケースの数字ではありません。1.9倍はGPT-OSS 120B対GB200、3.6倍はDeepSeek R1対GB300の結果です。そして「kWあたり」の分母は、ラックやシステム全体の電力ではなく、Jalapeño 700W、GB200 1,200W、GB300 1,400Wという各アクセラレータの公称パッケージTDPです。どちらも公式ページのAppendixに書かれています。 チップ自体は2026年6月24日にBroadcomとの共同発表で公開済みで、設計からテープアウトまで9か月という異例の短さでした（Tom’s Hardware、CNBC 2026-06-24）。今回のHot Chipsは、そこに実測値が乗った回にあたります。以下、公表値を条件ごとに分けて読み直していきます。 1パッケージの数字を並べ直す まず素の仕様から。ここで注意が要るのは、OpenAIの公式結果ページはチップ単体の仕様を一切公表していない点です。容量も帯域も演算性能も出てきません。以下の数字はいずれも媒体報道によるものです。 Tom’s Hardwareは、Jalapeño 1パッケージが演算ダイに6スタックのHBM4を組み合わせ、容量216 GiB・帯域15.4TB/sだと報じています（Tom’s Hardware 2026-08-25）。The Registerも6スタック構成として扱っていますが、こちらは「six 12-high stacksと推定する（we assume）」と自ら断った推定で、容量は216 GBと書いています（The Register 2026-08-25）。演算性能はMXFP4で13.4 PFLOPSとされます（The Register、SemiAnalysis）。電力については公式が数字を出しており、定格700W、ただし「テストしたワークロードでの実測持続電力は550W以下」とされています（OpenAI公式ページ）。 ラック単位では128チップ構成で、4bit演算1.7 EFLOPS、HBM4合計27.5TB、帯域は2PB/sにわずかに届かない水準（The Register）。ここは掛け算で検算できます。 演算: $128 \times 13.4 = 1{,}715$ PFLOPS $= 1.72$ EFLOPS 帯域: $128 \times 15.4 = 1{,}971$ TB/s $= 1.97$ PB/s 容量: $128 \times 216 = 27{,}648$ GB $= 27.6$ TB 3つとも報じられたラック値と整合します。ただしこの検算が確かめているのは、報道された仕様値どうしの内部整合です。3つの数字はどれも公式ページには載っていません。それ以上に効いてくるのが、仕様値と測定値でシリコンのリビジョンが違う点です。SemiAnalysisはこう書いています。「これらの結果はすべて、プログラム開始からわずか9か月のJalapeñoのA0 steppingで取得された。だが、すでにB0 steppingがfabに入っている」。そしてB0にはA0比で約25%高いperf/Wをもたらす最適化が入っており、13.4 PFLOPSはそのB0 steppingの仕様だとしています（SemiAnalysis 2026-08）。 ...

何が起きたのか 2026年8月24日、小米（Xiaomi）が開催した技術説明会「玄戒技术沟通会」で、自社設計チップ3種と、それらを1台に載せたミニPC「小米AI Cube」の工程版（エンジニアリングプロトタイプ）が公開されました。IT之家の報道（IT之家 2026-08-24）は、公式スペックを次のように伝えています。 玄戒O3: 10核全大核CPU、16核G2-Ultra NX GPU、200 TOPSの低消費電力NPU 玄戒O100: 6nm 3D晶圆级堆叠先进封装、28,672根有效数据线、1.22TB/s超高近存计算带宽 玄戒D100: 3nm制程、20核高性能CPU、16核高算力NPU、最高支持160GB内存 筐体: 航天铝一体成型、33,874個のCNC精密镂孔、持続性能解放150W ソフトウェア: 120B/3B大模型の本地部署、快慢系统切换に対応 そして同じ記事は、上市時間と售价について「暂未公布」と明記しています。つまり価格も発売時期も未定のプロトタイプです。 翌25日には続報が出ました。小米集団総裁の卢伟冰と創業者の雷军が披露したのは2台の原型機です。IT之家の続報（IT之家 2026-08-25、IT之家 2026-08-25 雷军投稿）によれば、O3とO100の2チップ構成の高速AIデモ端末「玄戒O100原型機」は、内蔵のXiaomi MiMo端側モデルで実測毎秒295トークンを記録。一方、別筐体のミニPCであるAI Cube「Prototype」は、O3・O100・D100の3チップと80GBの統合メモリを搭載すると説明されました。 英語圏では「1.22 TB/s bandwidth」「up to 160GB unified memory」という2つの数字が並べて紹介され、NVIDIA DGX Spark（GB10）の中国製対抗馬という文脈で受け取られました。ですがこの2つは同じメモリの話ではなく、そもそも160GBはD100というチップ単体の対応上限です。AI Cube実機の搭載量として公表されたのは、上記の80GBです。 見出しの1.22TB/sは、どのメモリの帯域なのか 原文の中国語は「超高近存计算带宽」です。近存＝near-memory、つまり演算器のすぐ隣に置かれたメモリとの帯域を指します。この1.22TB/sはO100というAIアクセラレータ単体の内部帯域であり、D100が対応する「最高160GB」のプール全体の帯域ではありません。 O100の実装も、その読み方を裏づけています。O100は6nmでのwafer-on-wafer 3D積層をハイブリッドボンディングで接合したもので、接合ピッチは1.4µm、これによって28,672本の有効データ線と14コアの高帯域NPUを実現した、と報じられています（NYU Shanghai RITS 2026-08-24）。同記事は1.22TB/sを「アクセラレータのダイに直接積層されたメモリで得られるスループット」と説明し、D100が対応する160GBとは別の仕様だと整理しています。ただしこれは80GB公表前の8月24日時点の解釈で、AI Cube実機内で3チップとメモリがどう接続されているかを小米が公表したわけではありません。 小米自身の比較対象も傍証になります。発表では、主流フラッグシップスマートフォンのLPDDR5X帯域76.8GB/sに対して約16倍、という言い方がされました（快科技 2026-08-24）。実際に割ってみると次のとおりで、比較の相手はスマホSoCのメモリ帯域です。 $$\frac{1.22 \times 10^{3}\ \text{GB/s}}{76.8\ \text{GB/s}} \approx 15.9$$ここで抜け落ちているのが、O100に積層されたメモリの容量です。1.22TB/sで読める領域が何GBあるのかは、発表資料から確認できませんでした。翌25日に公表されたAI Cubeの「80GB統合メモリ」についても、O100の積層メモリがそこに含まれるのか、別空間なのか、共有されるのかという関係自体が示されておらず、80GB全域をどの帯域で読めるのかも分かりません。ローカル推論では「速いメモリが何GBあるか」が実効速度を左右する重要な要素なので、これは帯域の数字と同じくらい重要な欠落です。 28,672本を1本あたりに割ると、設計思想が見える 28,672という数字は、そのままでは大きさの実感が湧きません。帯域を線の本数で割って、1本あたりの転送レートにしてみます。帯域を $B$、有効データ線数を $N$ とすると、1本あたりのビットレート $r$ は次式です。 $$r = \frac{8B}{N} = \frac{8 \times 1.22 \times 10^{12}}{28{,}672} \approx 3.4 \times 10^{8}\ \text{bit/s}$$およそ340Mbps。ただしこれは、公称帯域を有効データ線の本数で均等割りした平均相当値です。双方向帯域の集計方法、クロック方式、ECC・制御線の扱いといった前提は公表されておらず、各配線の実際の信号速度と断定はできません。参考として、NVIDIA DGX SparkのGB10は128GBのLPDDR5xで273GB/sのピーク帯域を持ちます（NVIDIA DGX Spark 公式仕様）。GB10のメモリインターフェースは公式仕様に256ビットと記載されており、同じ計算をすると1データ線あたり8.5Gbps前後になります。 ...

何が起きているのか 2026年5月6日、SpaceXはテキサス州グライムズ郡（オースティン北東部）に対し、「次世代垂直統合型半導体製造・先端コンピューティング製造施設（Terafab）」の建設計画書を提出した（TechCrunch 2026年5月6日）。初期投資額は550億ドル、総額では最大1,190億ドルに達する。 計画の動機を一言で言えば、マスク氏が2026年3月21日のプレゼンテーションで述べたフレーズが全てを表している。 “We either build the Terafab or we don’t have the chips, and we need the chips, so we build the Terafab.” 外部（TSMCやNVIDIA）に依存し続けるか、自前で作るか——これは採算計算の問題ではなく、マスク氏にとって「宇宙文明建設のための必須インフラ」という位置づけだ。 50倍の計算供給ギャップという前提 Terafab計画の出発点は、需給ギャップの試算にある。マスク氏の主張によれば、現在の世界全体のAI計算能力の年間供給量は約20ギガワット（GW）だ。これに対し、Tesla・SpaceX・xAIが将来必要とする年間需要は1テラワット（1 TW = 1,000 GW）に達すると予測している（TechCrunch 2026年5月6日）。 この需給ギャップを比率で示すと： $$\frac{P_{\text{demand}}}{P_{\text{supply}}} = \frac{1\,\text{TW}}{20\,\text{GW}} = \frac{1{,}000\,\text{GW}}{20\,\text{GW}} = 50\,\text{倍}$$現在の世界供給の50倍が必要という計算だ。この「20GW」という数値はマスク氏の推計値であり、業界全体の公式統計ではない（Tom’s Hardware、ainvest等の分析記事が指摘）。ただし「AI計算需要が既存供給を大幅に超える」という方向性自体は、NVIDIAのBlackwellが即日完売する現実と整合している。 また、初期投資$550億ドルと目標の1TWを組み合わせると、単位コンピュート当たりの投資効率を以下のように試算できる： $$\text{CapEx効率} = \frac{\$550\text{億}}{1{,}000\,\text{GW}} = \$55\,\text{百万/GW}$$参考までに商用データセンターが1GWのIT負荷設備を構築するコストは$40〜80億ドル規模とされる。ただしこれはファブ（チップ製造設備）とDCとでは投資の性質が異なるため直接比較はできない——ファブ投資は製造能力に、DC投資はサーバーと建屋に充てられる。「チップを自前で作ることでコスト構造を変える」という戦略の方向性には経済合理性があるが、この二つの数字を並べてその規模を定量的に示すことはできない点に注意が必要だ。 Terafabの実態：フェーズ別の構成 Wikipedia（Terafab、2026年）が整理する仕様は以下のとおりだ。 フェーズ 内容 投資額 プロトタイプ（初期） テキサス州オースティン（Tesla Gigafactory隣接）に建設。月間10万枚ウェハスタート目標 初期$550億ドル 全体計画 総額$1,190億ドル。月産100万枚ウェハ。年間1,000〜2,000億個のAIチップ＆メモリチップ製造 総額$1,190億ドル フルスケール（長期） 場所未確定。アナリスト推計では5〜13兆ドル規模（公式数字ではない） 未確定 「フルスケール5〜13兆ドル」はBernsteinなどアナリストの長期試算であり、SpaceX公式の発表数字ではない（Wikipedia）。 プロセスノードについては、マスク氏はTerafabでIntel 14Aプロセスを採用すると明言している（Tom’s Hardware 2026年5月）。Intel 14AはGAA（Gate-All-Around）トランジスタと背面電源供給ネットワーク（Backside Power Delivery Network）を採用した2027年以降の最先端ノードだ（Intel公式ロードマップ）。なお初期フェーズでIntel 18Aを使うという段階的な計画については、現時点で一次資料による確認ができないため本記事では記述しない。 ...